PATENT ABSTRACTS OF JAPAN

(11)Publication number :

04-363024

(43)Date of publication of application: 15.12.1992

(51)Int.Cl.

H01L 21/3205

(21)Application number : 03-296035

(71)Applicant : TOSHIBA CORP

(22)Date of filing: 12 11 1991

(72)Inventor: KATSURA TOSHIHIKO

IGUCHI TOMOYUKI ABE MASAYASU

(30)Priority

Priority number: 02336062

Priority date : 30.11.1990

Priority country : JP

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To form an AI wiring layer with good reproducibility by changing a temperature to heat a semiconductor substrate by at least two steps and by forming a film for each step when forming a film by depositing aluminum or aluminum alloy on the

semiconductor substrate.

Semiconductor substrate.

CONSTITUTION: A wiring layers 13 to 15 which consist of Al alloy whereto Si is added by 1% are formed one by one on a surface of a silicon oxide film 12 on a semiconductor substrate 11. Film thickness of each of the Al wiring layers 13 to 15 is made 300&angst. Since heating temperatures of the semiconductor substrate 11 are different, all the crystal grain sizes of the Al wiring layers 13 to 15 are different. Since a heating temperature of a first layer of Al wiring layer 13 is 200°C, the lowest, tis crystal grain is the smallest. Since a heating temperature of a second layer of Al wiring layer 14 is as high as 400°C, its crystal grain is larger than that of the Al wiring 13. Since a third layer of Al wiring layer 15 is heated to 500°C, the highest, its crystal grain is the grain is the largest.





(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出職公開番号 特開平4-363024

(43)公開日 平成4年(1992)12月15日

4-11-				
(51) Int.Cl. ⁵ H 0 1 L 21/3205	識別記号	庁内整理番号	FI	技術表示箇所
HUIL 21/3203		7252 43.5	110 1 1 01 /00	

審査請求 未請求 請求項の数9(全10頁)


		m 正面水 水面水 阿水气之风 5 (王 10)
(21)出願番号	特顧平3-296035	(71) 出顧人 000003078 株式会社東芝
(22)出順日	平成3年(1991)11月12日	神奈川県川崎市幸区堀川町72番地
		(72)発明者 桂 敏 彦
(31)優先権主張番号	特顯平2-336062	神奈川県川崎市幸区小向東芝町1 株式
(32)優先日	平 2 (1990)11月30日	社東芝多摩川工場内
(33)優先権主張国	日本 (JP)	(72)発明者 井 口 知 之
		神奈川県川崎市幸区小向東芝町1 株式 社東芝多摩川工場内
		(72)発明者 安 部 正 泰
		神奈川県川崎市幸区小向東芝町1 株式
		杜東芝多摩川工場内
		(74)代理人 弁理士 佐藤 一雄 (外3名)

(54) 【発明の名称】 半導体装置の製造方法

(57) 【要約]

【目的】 A1配線層の耐エレクトロ・マイグレーション性及び耐ストレス・マイグレーション性を向上させる。

[構成] 半導体基板上に、アルミニウム又はアルミニ ウム合金を堆積させて膜を形成する際に、前配半導体基 核を加熱する温度を少なくとも二段階にステップ状に変 化させて、各段階等に前記職を形成していく。



【特許請求の範囲】

【請求項1】半導体基板上に、アルミニウム又はアルミ ニウム合金を堆積させて膜を形成する際に、前配半導体 基板を加熱する温度を少なくとも二段階にステップ状に 変化させて、各段階毎に前記膜を形成していくことを特 徴とする半導体装置の製造方法。

1

【請求項2】半導体基板上に、アルミニウム又はアルミ ニウム合金を堆積させて膜を形成する際に、前記膜を形 成する速度を少なくとも二段階にステップ状に変化させ て、各段階毎に前記膜を形成していくことを特徴とする 10 半導体装置の製造方法。

【請求項3】前記膜の形成は、前記半導体基板を摂氏約 440度以上に加熱した状態で行うことを特徴とする請 求項2記載の半導体装置の製造方法。

【請求項4】ホールが形成されている半導体基板 Fir. スパッタリングを行ってアルミニウム又はアルミニウム 合金を堆積させて膜を形成する際に、初期段階では前記 半導体基板を摂氏約180度以下に加熱した状態で前記 膜の形成を行うことを特徴とする半導体装置の製造方 法.

【請求項5】前記初期段階は、前記アルミニウム又はア ルミニウム合金が堆積して形成された前配膜の膜厚が、 前紀ホール以外の領域で約1000オングストローム以 上に到達するまでの段階であることを特徴とする請求項 4 記載の半導体装置の製造方法。

【請求項6】前記初期段階を終了した後は、前記半導体 基板を摂氏約460度以上に加熱した状態で、前記膜の 形成を行うことを特徴とする請求項4又は5記載の半減 体装置の製造方法。

【請求項7】ホールが形成されている半導体基板上に、 スパッタリングを行ってアルミニウム又はアルミニウム 合金を推確させて購を形成する際に、前記職を形成する 速度を初期段階では初期以降の段階よりも遅くすること を特徴とする半導体装置の製造方法。

【請求項8】前記初期段階は、前記アルミニウム又はア ルミニウム合金が堆積して形成された前記簿の購厚が、 前記ホール以外の領域で約3000オングストローム以 上に到達するまでの段階であることを特徴とする請求項 7 記載の半導体装置の製造方法。

約460度以上に加熱した状態で、前記職の形成を行う ことを特徴とする請求項7又は8記載の半導体装置の製 造方法。

【発明の詳細な説明】

[0 0 0 1]

【産業上の利用分野】本発明は半導体装置の製造方法に 係わり、特に配線層の形成方法に関する。

[0 0 0 2]

【従来の技術】A1及びA1合金は、電気抵抗が低く加 工性にも優れるため、半導体装置において配線層の材料 50 低下させ製造コストの増大を招いていた。

として多く用いられている。しかし、A1又はA1合金 から成る配線層は、エレクトロ・マイグレーションやス トレス・マイグレーションが発生しやすい。このような 不良の発生を抑制する為、A1合金中には、銅(C u)、チタン(Ti)、鉛(Pd)、シリコン(S1) 等が添加されているが、配線の微細化に伴ない、抑制効 果が不十分となってきている。

【0003】エレクトロ・マイグレーションやストレス ・マイグレーションは、Alの結晶粒界の界面で起きや すい。そこで従来は対策として、A1配線層を幾つかの 層に分けて積層させ、各A1配線層の間にA1酸化膜 (A 12 O3) を介在させることによって、界面が膜厚 方向に揃わないように分断させていた。

【0004】従来の配線層の断面構造を図16に示す。 半導体基板71の表面にシリコン酸化離72が形成さ れ、その表面上にA1又はA1合金がスパッタリングに より堆積されて、一層目のA1配線層73が形成され る。このA1配線層73の表面が酸化されて、A1酸化 膜76が形成される。ここで、酸化処理には幾つかの方 20 法が存在する。大気中にA1配線層73が形成された半 導体基板 7 1 を放置したり、除去雲剛気中で自然に酸化 させたり、加熱しながら大気中又は酸素雰囲気中で放置 したり、あるいは純水中に放置するなどが考えられる。 【0005】しかし、いずれの方法も自然酸化を利用し ているため、A1酸化膜76の膜厚を再現性よく制御す ることはできない。特に、上述したようなSi等の抵加 物があるA1合金の場合には、局部的に電池が形成され TA1酸化膜の膜厚が厚くなる。そして、A1酸化膜の 膜厚によって、結晶粒界の界面を分断させる効果が大き 30 く異なる。従って従来の製造方法では、耐エレクトロ・ マイグレーション性及び耐ストレス・マイグレーション 性に優れたAl配線層を再現性良く形成することができ ず、高い信頼性が得られないという問題があった。

【0006】さらに、従来の製造方法には生産性が低い という問題があった。図17に従来の製造工程を示す。 先ず、シリコン酸化膜72が形成された半導体基板71 をA1鱗形成装置の内部へ搬入する(工程81)。A1 膵形成装置内部を真空状態にするために、真空引きを行 う(工程82)。スパッタリングを行い、半導体基板7 【請求項9】前記初期段階では、前記半導体某板を摂氏 40 1のシリコン酸化降72の表面上に、一層目のA1配線 層73を形成する(工程83)。A1膜形成装置の内部 を大気圧のレベルに等しくするために、いわゆる真空破 りを行う(工程84)。この後、上述した酸化法のいず れかを用いて、A1配線層73上にA1酸化膜76を形 成する(丁程85)、このような工程82~85をさら に繰り返して、A1配線層74、A1酸化膜77、A1 配線層75を順に形成していく。このように従来の製造 方法は、AI酸化膜を形成する毎にAI膜形成装置の真 空引きと真空破りを繰り返さなければならず、生産性を

【0007】また、A1配線層を形成する表面には、コンタクトホールやウィアホールが取けられている場合が タル、この場合には、A1配像圏を天パッタリングにより形成するときに、半導体基板を摂氏460度以上の温度に加熱させてA17以A1合金を溶解した。ホールに製砂込むとひが行われる。また、溶酸したA1やA1合金はシリコン酸化酸に対して濡れ性が振い。このため、一旦シリコン酸化酸に対して濡れ性が振い。このため、一旦シリコン酸化酸上にチタン(T1)やチタンナイトライド(T1 N)の海い下随酸を形成し、この下地酸上に A1配線層を高温スパッタリングで形成するよう 10にしている。

【0008】しかし、従来高温スパッタリングを行う と、ホールの内部にヴォイド(空孔)が発生するという 関節があった。図り8に示されるショた、半準体裁9 0上のシリコン酸化膜91にホール95が開孔されてお り、下1 薄膜92が表面上に形成された後、その上にA 日配膜第93が形成されている。このAI配線第93の ホール95の部分に、ヴォイド94が発生している。ヴォイド94が存むすると、耐エレクトロ・マイグレーション性が低下し、信 20 類性の低下を招くことになる。そして、このようなヴォイド94は、ホールの数据化に伴って多く発生してい た。

[0009]

【発明が解決しようとする展園】上述のように従来の単 導体装置の製造方法には、耐エレクトロ・マイグレーション性や、耐ストレス・マイグレーション性に優れたA 1 配線層を再現性よく形成することができず、高い情報 性が得られない上に、生産性が低いという問題があった。

【0010】本発明は上記事情に鑑み、耐エレクトロ・マイグレーション性及び耐ストレス・マイグレーション 性に優れたAI配線層を再現性よく形成することができ ると共に、生産コストを低減し得半導体装置の製造方 法を提供することを目的とする。

[0011]

【驟題を解決するための手段】本発明の半導体装置の製造方法は、半導体基板上に、A1又はA1合金を堆積させて膜を形成する際に、半導体基板を加熱する温度を少なくとも二段階にステップ状に変化させ、各段階毎に膜を を形成していくことを特徴としている。

【0012】あるいは、本発明の半導体装置の製造方法 は、半導体基板上に、アルミニウム又はアルミニウム合 金を堆積させて限を形成する際に、前記膜を形成する連 度を少なくとも一段階にステップ状に変化させて、各段 階毎に前記機を形成していくことを特徴としている。 【0013】ここで、前記機の形成は前紀半準本基板を

摂氏約440度以上に加熱した状態で行うことが望まし い。

【0014】また、本発明の半導体装置の製造方法は、

ホールが形成されている半導体基板上に、スパッタリングを行ってアルミニウム又はアルミニウム合金を増積さ せて膜を形成する際に、初期段階では前記半導体基板を 摂氏約180度以下に加熱した状態で前記膜の形成を行 うことを特徴としている。

【0015】 ここで、前記初期段階は、前記アルミニウム又はアルミニウム合金が堆積して形成された前記膜の 観厚が、約1000オングストローム以上に到達するまでの段階であることが望ましい。

7 【0016】また、前配初期段階を終了した後は、前配 半導体基板を摂氏約460度以上に加熱した状態で、前 記襲の形成を行うのが望ましい。

(0017)あるいは、本発明の半導体装置の製造方法は、ホールが形成されている半導体基板上に、スパッタ リングを行ってアルミニウム及びアルミニウム会全を機 積させて膜を形成する際に、前距膜を形成する速度を、 初期段階では初期以降の段階よりも遅くすることを特徴 としている。

【0018】この場合の初期段階は、ホール以外の領域 「で膜の厚さが約3000オングストローム以上に到達す るまでというようにすることもできる。

【0019】また、初期段階では半導体基板を摂氏約4 60度以上に加熱した状態で膜の形成を行うのが好まし

[0020]

1002-21 かのいか、映かル地域だかないとも一段所 にステップ状に変化させることで、結晶をひたきの異 なる機が段階的に標準されるため、同様に結晶粒界の界 動が襲弾方向に並ばない状態に形成される。この場合の 基板加無機度は、摂氏440度以上にすることで、耐エ レクトロ・マイグレーション性及び耐ストレス・マイグ レーション性を向上させることができる。

[0022]またホールが形成された基板上に膜を形成する場合には、初頭段階では摂氏180度以下に基板加熱度を設定することで、ホール内部にA1又はA1合を凹凸なく付着させていくことができ、ヴィアホール50 の発生を防止することが可能である。この解果、耐工り

クトロ・マイグレーション性及び耐ストレス・マイグレ ーション性の向上がもたらされる。

【0023】ここで、初期段階はホールの種や深さに応じて変えることができるが、例えばホール以外の領域で 膜厚が1000オングストローム以上としてもよい。

【0024】また、初期段階を過ぎた後は基板加熱温度 を摂氏460度以上にして順を形成した方が、ホール部 以氏での耐エレクトロ・マイグレーション性及び耐スト レス・マイグレーション性の向上がもたらされる。

[0025] ホールが形成されている半導体基板上に膜 10 を形成する場合に、初類段階では初類以降の段階よりも 機形成速度を運くすることで、ホールの上部にAI又は AI合金が架構した状態にならず、ホール内にヴォイド が発生するのが防止される。

【0026】ここで、初期段階は例えばホール以外の領域で襲厚が3000オングストローム以上になった段階とすることもできる。

[0027] また、初期段階で観形成速度を選ぐすると ともに、半導体基板を摂氏的460度以上に加熱するこ とにより、溶験したAI又はAI合金が少量ずつホール 20 内へ溶け込んで埋設していき、ヴォイドの発生が防止さ れる。

[0028]

【実施別 以下、本発明の一集施例による半導体整度の 製造方法について、図面を参照して説明する。先ず、第 1の実施例による製造方法は、半導体基度上にA I 又は A I 合金から成るA I 配線解をスパッタリングにより形 成する時に、半導体基板を加熱する温度を侵階的に変化 させる点に特徴がある。

[0029] 図1に、加熱温度の時間的な変化を示す。 先ず、T11秒までは半導体基板を接近200度に加熱 、T11秒を指述しT12秒までの開始表近400度に加熱する。 この後、T13秒まで摂氏500度に加熱する。 このように、半導体基板の加熱温度をステップ状に3段 防に変化させてスパッタリングを行い、A1配線層を三 層構造で形成する。

[0 0 3 0] 図2に、形成されたA 1 最終層の新順構造 を示す。半導体基框 1 1 上のシリコン酸化関 1 2 の表面 に、5 1 が1 % 複加されたA 1 合金から成るA 配線層 1 3 ~ 1 5 が順に形成されている。それぞれのA 1 配線 利 1 3 ~ 1 5 の傾脈は、いずれも 3 0 0 の オングストロ 一人であるとする。そして、半導体基板 1 1 を加熱した 個度がギれぞれ渡れることにより、各 A 1 危線層 1 3 ~ 1 5 の報高数の大きさは全て取るっている。一層日の 1 6 の報高数の大きさは全て取るっている。一層日の 1 配線層 1 3 は、加熱温度が摂氏 2 0 0 度と最も低いた め、結晶粒は最もかさい。一層日のA 1 配線層 1 4 は、 加熱程度が摂氏 4 0 0 度と高く 結晶粒はA 1 極線層 1 5 で は、最も高い摂氏 5 0 0 度に半導体基板 1 1 が加熱された るため、結晶粒は最も大きい。

【0031】こで、半導体基板を加熱する温度をステップ状に下げて各人 1配線層を形成してもよい。この写合には、図2とは逆に一層目から三層目に向かうに従い、結晶粒はからくなっていく、あるいは、例えば一層目のA1配線開は半導体基板を摂氏400度の高速で形成し、三層目は再び採氏500度の高速に加熱して形成するというように、周期的に高速と低級と交互に繰り返してよい。この場合には、結截数の大きいA1配線層と約ました。以、この場合には、結截数の大きいA1配線層と約ました。

【0032】でのように、第10実施例の製造方法によれば結晶整任の異なる三層のA 1 配端層が環層されるこのため、結晶粒界の界面が観厚方面で設定する新され、エレクトロ・マイグレーション及びストレス・マイグレーションとはる影響不良の発生が防止される。ここでA 1 配端層は、スパックリングでA 1 又はA 1 合金を堆積させる厚みを制御することで所属の膜厚は精度の設定はある。たまな影響である。また結晶を加入ささは、基ជ加速を設定したより所属の大きさに制御することができるため、再現性医域ではない。これにより、A 1 配線の信頼性が向上する。

【0033】また、第1の実施例による製造方法では、 その製造工程が図3に示されるように簡略化される。A 1膜形成装置の内部に半導体基板が搬入される(工程2 1)。A1膜形成装置内部が真空になるように、真空引 きが行われる(工程22)。スパッタリングにより、A 1 配線層が半導体基板上に形成される(工程23)。こ こで、加熱温度を段階的に変える毎に半導体基板を搭載 30 するステージを変えてスパッタリングを行ってもよい。 A 1 配線層の形成が終了すると、A 1 購形成装置の内部 気圧が大気圧と等しくなるように真空破りが行われる (工程24)。そして、A1配線層が形成された半導体 基板が、A1膜形成装置から撤出される(工程25)。 従来の製造方法では、上述したようにA1酸化醇を形成 する毎に真空引きと真空破りとを繰り返さなければなら す、生産性が低かった。これに対し、本実施例の製造方 法ではA1酸化膜を形成する必要がないため、真空引き と真空破りはそれぞれ1回ずつ行えば足りる。さらに、 A1酸化膜を形成する工程自体も不要となる。従って、 第1の実施例によれば生産性が大幅に向上し、コスト低 滅が達成される。

【0034】次に、第1の実施例による製造力法により 得られたAI配側層の耐エレクトロ・マイグルーション 性について経験した熱果について述べる。単体系板圧 にシリコン酸化機を形成した後、第1の実施例の製造力 法を用いて結晶低径の風なる三層構造のAI配線層を形 成した。また各AI配線側に対しては、通常の写真触刻 近に、また各AI配線側に対しては、通常の写真触刻 がでパケーニングを行った。COAI配線側について、新 50 でパケーニングを行った。COAI配線形でいて、近 エレクトロ・マイグレーション性に関する信頼性試験を 行った。 測定対象となった配線パターンは、配線幅が2 μ m で長さが 1 m の直線状のものである。試験温度は摂 氏200度に設定し、電流密度は2.0×10⁶ A/cm 2 とした。また、本実施例による製造方法で形成された A 1 配線層と比較するために、従来の製造方法によりA

1配線層を形成した。

【0035】そして図4に試験結果を示す。実線bが第 1の実施例による製造方法で得られたA1配線層のMT F (mean time to failure) 値を示し、実線aが従来の 10 製造方法で得られたMTF値である。ここでMTF値 は、それぞれエレクトロ・マイグレーションが発生して 不良となった割合が全サンプル数の50%になるまでに 要した時間を示すものとする。従来の方法により製造さ れたA1配線層では、MTF値は約800時間から40 00時間までばらついている。このことは、従来の製造 方法では耐エレクトロ・マイグレーション性に優れたA 1 配線層を再現性よく形成することができないことを示

【0036】これに対し、第1の実施例による製造方法 20 で製造されたA1配線層のMTF値は、約3000時間 から4000時間に集中して分布している。これより、 第1の実施例による製造方法は、耐エレクトロ・マイグ レーション性に優れたA 1 配線層を再現性よく形成でき ることがわかる。

【0037】この試験結果は、A1配線層を図2のよう に3層構造とした場合のものである。しかし3層構造の 場合に限らず、基板加熱温度を摂氏200度と摂氏50 0度の2段階に分けて2層構造のA1配線層を形成した 場合にも、同様に耐エレクトロ・マイグレーション性に 30 優れたものが再現性よく形成されることが確認された。

【0038】上述した第1の実施例は一例であり、本発 明を限定するものではない。例えば、基板加熱温度は連 統したA1配線層の間で異なっていればよく、またA1 配線層の数は2層又は3層に限らず4層以上であっても よい。

【0039】次に、本発明の第2の実施例による製造方 法について説明する。第2の実施例は、A1配線層を形 成するときの膜形成速度を、段階的に変化させる点に特 微がある。膜形成速度は、例えばターゲットであるA1 40 へ衝突させるアルゴン (Ar) イオンの速度や密度を変 えることなどにより、変化させることが可能である。 【0040】図5に、スパッタリングによりA1合金を 堆積させてA1膜を形成する速度を、時間の経過と共に 変化させた様子を示す。膜の形成を開始してから時点T 21までの間は、膜形成速度は 0. 25 (μm/min) で あり、時点T21から時点T22までの間は1. 0 (μm/ min) というように、二段階に変化させている。また、 このときの半導体基板の加熱温度は摂氏500度であ り、各段階でのA1膜の膜厚はそれぞれ5000オング 50 の厚さに精度良く制御することができる。

ストロームとする。 さらに、材質としてはSi が1%添 加されたAI合金を用いるとする。

【0041】このような方法で、A1配線層を二層構造 で形成した場合の縦断面を図6に示す。上述した第1の 実施例とは異なり、半導体基板31を加熱した温度は摂 氏500度で一定であるが、膜形成速度を二段階に変化 させたことから、シリコン酸化膜32上のA1配線層3 3 及び3 4 は結晶粒の大きさが異なっている。A 1 合金 がスパッタリングによりシリコン酸化膜32上に付着す ると、サーフィスマイグレーションと称される現象によ り表面で拡散し移動する。膜形成速度が遅いと、AI合 金が堆積していく速度が遅いため、表面上に付着したA 1合金は移動しやすく、移動する距離が大きくなって約 晶粒は大きくなる。逆に膿形成速度が速いと、堆積して いく速度が速くなって、表面上に付着したA1は移動し 難くなるため、結晶粒は小さくなる。

【0042】 一層目のA1配線層33を形成したときの 膜形成速度は、0.25 (μm/min) と遅く、二層目 のA 1 配線層 3 4 を形成したときは 1. 0 (μm/min) と速い。このため、一層目のA1配線層33は二層 目のA1配線層34よりも結晶粒は大きくなっている。 【0043】本発明の第3の実施例では、図7に示され るように三段階で膜形成速度を変えている。膜形成態始 から時点T31までの間の離形成速度は1.0 (um/mi

n) であり、時点T31から時点T32までは0.25(u m/min)、そして時点T32から時点T33までは1.0 (um/min) に設定されている。このときの半導体基 板を加熱する温度は、第2の実施例と同様に摂氏500 度であり、材質はSiが1%添加されたA1合金であ る。各段階毎の膜厚は、それぞれ3333オングストロ ームとする。

【0044】第3の実施例の方法に従い、三段階に膜形 成速度を変えてA1配線層を形成したときの縦断面を、 図8に示す。半導体基板41のシリコン酸化膜42上 に、一層目から三層目のA1配線層43~45が形成さ れている。一層目のA 1 配線層 4 3 と三層目のA 1 配線 層45は、膜形成速度が速いため結晶粒は小さく、二層 目のA 1 配線層 4 4 は購形成速度が遅く結晶粒は大き

[0045] このように、第2又は第3の実施例の製造 方法によれば、結晶粒径の異なる二層又は三層のA1配 線層が積層される。これにより、第1の実施例と同様 に、結晶粒界の界面が隣厚方向に並ばずに分断されて、 耐エレクトロ・マイグレーション性及び耐ストレス・マ イグレーション性が向上する。この場合の結晶粒の大き さは、膜形成速度を変えることで所望の大きさに制御す ることができ、再現性に優れ均一な品質が維持される。 またA1配線層の隙厚は、スパッタリングでA1又はA 1合金を堆積させるときの厚みを制御することで、所望

【0046】さらに、第2及び第3の実施例における製 造工程は、第1の実施例の場合と同様に簡略化される。 図3に示されるように、半導体基板がA1膜形成装置に 搬入され(工程21)、A1膜形成装置の内部が真空引 きによって真空状態になる (工程22)。 A1膜形成装 置内部で、膜形成速度が段階的に変えられて半導体基板 上にA1配線層が積層される (工程23)。A1配線層 の形成が終了すると真空破りが行われ(工程24)、半 **導体基板が搬出される(工程25)。このように、A1** 膜形成装置を真空にする工程と真空破りを行う工程をそ 10 れぞれ1回ずつ行えば足りるため、生産性の向上に寄与 することができる。

【0047】第2及び第3の実施例の方法により製造さ れたA 1 配線層の耐エレクトロ・マイグレーション性を 試験した結果について、以下に述べる。半導体基板上に シリコン酸化膜を形成し、第2及び第3の実施例のそれ ぞれの膜形成速度に従って、二層又は三層構造のA 1 配 線層を形成した。それぞれの配線層に対し、写真触刺法 及びRIE技術を用いてパターニングし、幅が2μmで 長さが1mmの直線状の配線を得た。試験温度は、第1の 20 た結果を説明する。 実施例によるA1配線層について試験した場合と同様に 摂氏200度とし、電流密度は2,0×10⁶ A/cm² とした。

【0048】図9に、試験を行った結果得られたMTF 値を示す。実験 a は、図 4 に示されたものと同様に従来 の製造方法で得られたA1配線層のMTF値を示し、実 線cは第2の実施例による製造方法で得られたA1配線 層のMTF値で、実練はは第3の実施例による製造方法 で得られたA1配線層のMTF値である。

【0049】上述したように、従来の方法で製造された 30 A 1 配線層は、MTF値が約800時間から4000時 間までばらついており、耐エレクトロ・マイグレーショ ン性が低いことがわかる。

【0050】第2の実施例により製造されたA1配線層 のMTF値は、約4000時間から5000時間に集中 して分布し、第3の実施例により製造されたAI配線層 のMTF値は、約4500時間から5500時間に集中 して分布している。このことから、第2又は第3の実施 例における膜形成速度を二段階以上に変える製造方法に 1 配線層を再現性よく形成することができることがわか

【0051】ここで、第2及び第3の実施例では、A1 配線層を形成する間半導体基板の加熱温度は摂氏500 度で一定である。この加熱温度がMTF値に与える影響 について、試験を行った。図10に、基板加熱温度とM TF値との関係を示す。基板加熱温度を、摂氏200度 (実練e1),300度(実練e2),400度(実練 e 3)、420度(実線e4)、440度(実線e

าก れの温度でA 1配線層を形成した。上述した試験方法で MTF値を測定したところ、将氏440度以上でMTF 値が大幅に向上することが明らかにされた。

【0052】よって、第2又は第3の実施例によりA1 配線層を形成する場合には、基板加熱温度は摂氏440 度以上に設定した上で膜形成速度を二段階以上に変える ことが望ましい。

【0053】上述した第2及び第3の実施側も第1の宝 施例と同様に一例に過ぎず、本発明を限定するものでは ない。例えば、膜形成速度は少なくとも二段階で変えば よく、4段階以上に渡って変えてもよい。

【0054】次に、本発明の第4の実施例について説明 する。この実施例は、コンタクトホール又はヴィアホー ルの形成された半導体基板上にAI配線層を形成する際 に、A1又はA1合金でホール内を埋めていく途中の初 期段階において、半導体基板の加熱温度を摂氏180度 以下にする点に特徴がある。

【0055】この初期段階における基板加熱温度が、A 1 配線層中のヴォイドの発生に与える影響について調べ

[0056] 半導体基板上にシリコン酸化膜を約1 um の厚さに形成し、写真触刻法とRIE技術を用いて、直 径約1μm、深さ約1μmのホールを形成した。シリコ ン酸化膜及びホールの内部に、Ti障をスパッタリング で300オングストロームの厚さに形成し、さらにその 上にTI N膜をスパッタリングで1000オングストロ 一ムの厚さに形成して下地離を形成した。

【0057】 このような4種類のサンプルを用意し、基 板加熱温度を変えてA1配線層を0.2μmの厚さに形 成した。この膜厚は、ホールが存在しない平坦部分にお けるものとする。膜形成速度は、0.3 (μm/min) に設定した。そして、ホール側面におけるA1配線層中 のヴォイドの発生状況を、走査型電子顕微鏡を用いて観

【0058】図11 (a) ~ (d) に、加熱温度を摂氏 150度、180度、210度、240度にそれぞれ設 定したときのホール57内部の状況を示す。上述したよ うに、半導体基板50上には離尾1 umのシリコン酸化 膜51が形成され、直径が 1μ mで深さが 1μ mのホー よれば、耐エレクトロ・マイグレーション性に優れたA 40 ル57が開孔されており、さらにその表面上にはTi膜 とTi N膜とから成る下地膜52が形成されている。

> 【0059】図11 (a) に示されるように、基板加熱 温度を摂氏150度にした場合は、A1配線層53はホ ール57の側面において平坦に形成されており、凹凸は 存在しない。この状況は、図11(b)のように接任1 80度に加熱した場合のA1配線層54においても同様 である。

【0060】しかし、図11 (c) に示されたように、 基板加熱温度が摂氏210度になると、ホール57内部 5)、500度(実験e6)の6種類に設定し、それぞ 50 のA1配線層55には凹凸55aが発生した。基板加熱

温度が摂氏240度に設定された場合も、図11 (d) のように凹凸56aが観察された。

【0061】このように、A1配線層をホールを埋める ように形成する場合、初期段階では基板加熱温度を採圧 180度以下に設定することで、ホール側面にA1膜を 滑らかに形成することができることがわかる。ここで、 どの段階までを初期段階とするかはホールの直径や深さ により異なるが、例えば平坦部において少なくとも約1 000オングストロームの厚さに形成されるまでとする こともできる。

【0062】次に、初期段階において同様に基板加熱温 度を変えて約0.2μmの膜厚のA1配線層を形成し、 さらに加熱温度を摂氏460度に上昇させて約0.8 μ mのA 1 配線層を形成してホール内の状況を調べた結果 について述べる。図12 (a) のように、初期段階で基 板加熱温度を摂氏150度にした場合にはホール内部に ヴォイドは発生しなかった。同様に、初期段階での加熱 温度を摂氏180度にした場合にも、図12(b)のよ うにヴォイドは発生していない。基板加熱温度が摂氏2 10度になると、図12 (c) に示されたようにホール 20 57内部のA1配線層63中にヴォイド64が発生し た。これは、図11(c)に示されたように、初期段階 での加熱温度が摂氏210度になると、ホール57の側 面のA 1 膜に凹凸が発生することが影響していると考え られる。初期段階での基板加熱温度が接氏240度の場 合にも、図12 (d) のようにヴォイド65の発生が見 られた。

【0063】このことから、ホールを埋めるようにA1 配線層を形成する場合には、初期段階では基板加熱温度 1 配線層中にヴォイドが発生するのを有効に防止するこ とができることが明らかとなった。これにより、ホール 部における耐エレクトロ・マイグレーション性及び耐ス トレス・マイグレーション性を向上させることが可能で ある.

【0064】また、初期段階で摂氏180度以下に基板 を加熱し、ホール側面に滑らかにA1膜を形成した後 は、加熱温度を摂氏460度以上に上昇させてA1配線 層を形成する方が望ましい。このように基板加熱温度を 設定することで、第2及び第3の実施例において述べた 40 配線層104の両端にも、 100μ m角のパッド104ように、ホール部以外での耐エレクトロ・マイグレーシ ョン性及び耐ストレス・マイグレーション性を高めるこ とができる。

【0065】本発明の第5の実施例について説明する。 この実施例は、第4の事施例と同様に、ホールの形成さ れた半導体基板上にA1配線層を形成する方法に関す る。そして、第5の実施例はAI又はAI合金でホール 内を埋めていく初期段階で、膜形成速度を意図的に遅く する点に特徴がある。膜形成速度は、上述したように夕

低下させることなどによって、遅くすることができる。 【0066】初期段階では膜形成速度を遅くすること で、ホール内部に徐々にAI又はAI合金が堆積されて いき、ホールの上部で架橋した状態になってヴォイドが 発生するのが防止される。また、初期段階において膜形 成速度を遅くするとともに、半導体基板を摂圧約460 度以上に加熱すると、溶融したA1又はA1合金が少量 ずつホール内部へ流れ込んで埋めていくことになり、ヴ オイドの発生をより確実に防止することができる。

12

10 【0067】次に、この第5の実施例に従って、初期段 階で膜形成速度を遅くして形成したA1配線層の評価を 行った。

【0068】図13 (a) に、評価用の下地の平面図を 示し、このA-A線に沿う縦断面を図13(b)に示 す。半導体基板100上に熱酸化膜105を約1000 オングストロームの膜厚で形成し、その上に5000オ ングストロームの厚みでA1膜を形成した。写真触刻法 を用いてこのA1膜をパターニングし、幅が1.5 mm m、長さが1mmのA1配線層101を4μmの開陽で1 00本形成した。各A1配線層101の両端には、10 0 μm角のパッド101aを設けた。このA1配線層1 01の上に、CVD法を用いてシリコン酸化膜を膜厚が 1. 0 μmになるように堆積させる。そして、下層のA 1配線層101上に、直径1、0 mmのスルーホール1 02をRIE法により開孔して、評価用下地とした。 【0069】このようにして得られた評価用下地の上 に、従来の方法と第5の実施例による方法とを用いて、 それぞれA 1 購を1. 0 umの厚さにスパッタリングで 形成した。従来の方法による場合は、膜形成速度は1. を摂氏180度以下に設定することで、ホール内部のA 30 0μm/min で一定とし、本実施例による場合は、初期 段階では0. 1 µm/min で、以後は1. 0 µm/min とした。また、いずれもSiが1%添加されたA1合金 を用いた。RIE法により、幅が0.8 umで長さが1 mmのA1配線層を得た。図14(a)に、得られたA1 配線層の平面図を示し、図14 (b) にB-B線に沿う 縦断面を示す。上述したように、下地として下層のA1 配線層101とシリコン酸化膜105とが形成され、コ ンタクトホール102が開孔されており、その上に上層

【0070】従来の方法で形成した上層のA1配線層1 04と、第5の実施例による方法で形成したA1配線層 104とに対し、それぞれ下層のAI配線層101との 間の導通を接氏200度、電流密度2.0×106 A/ cm2 の条件で、150時間のエレクトロ・マイグレーシ ョンの試験を行った後に検査することで、ホール102 におけるステップカバレージの比較評価を行った。図1 5に、道商率の比較結果を示す。従来の方法で形成した ーゲットのAlへ衝突させるArイオンの速度や密度を 50 上層のAl配線層104と下層のAl配線層101との

のA1配線層104が形成されている。この上層のA1

aが形成されている。

12

間の導通率は約40%と低かった。これに対し、第5の 実施例により形成した上層のA1配線層 104では、導 通率は100%であった。このように、本実施例の方法 によれば、値径が1少をでアベクト比が100という 比較的急峻なホール102においても、良好なステップ カバレージが得られ、ヴォイドの発生を防止できること が明らかになった。

【0071】第5の実施例では、初期段階での膜形成選度を0.1μm/minとし、以後の段階では1.0μm/minとし、以後の段階では1.0μm/minとしてある。 動脈成連度は77ペット比 10に応じて設定を変えることができ、この値に限定されない。特に初期段階では、本ールの上部にAl又はAl合金が架構した状態とならず、ホール内を型めることのできる程度に関形成連接を選ぐ段定すればよい。

[0072]

【発明の効果】以上説明したように本発明の半導体装置の製造力法は、半導体基板上にAI又はAI合金を準積させて観念形成する販に、半導体基板を加熱する直度を少なくとも二段階にステップなに変化させて二層以上の機を股階的に形成していくため、結晶粒の大きさが異なる機が段階的に形成され、各々の膜の結晶粒界の界面が観度が方面と述ずが断され、都エレクトロ・マイクレーション性足が耐ストレス・マイグレーション性に遅れた観が再現性よく形成される。またこの製造力法によれば、各名の膜の間の酸化線を形成させる場合と異なり、膨形成業層を真空状態にしたり大気圧状態にする処理を機の可能とである。

【0073】あるいは、戦形成速度を二段階以上に分けて変えて二層以上の概を形成することにより、結晶能の 30 大きさが異なる解例を開始に応えれ、名々の服の始島 粒界の界面が横厚方向に並ばず分断され、耐エレクトロ・マイグレーション性及び耐ストレス・マイグレーション性を強力に振り研発化と、保存される、この方法においても、機形成装置を真空状態にしたり大気圧状態にする処理はされてれ」回ずつで足りるため、製造コストの低減が回能である。

[0075] あるいは、初期段階での撮形改雑度を選ぐ することで、ホール上部にAI又はAI合金が架積した 状態にならずにホール内を埋めていくことができ、ヴォ イドの発生が防止されて、耐エレクトロ・マイグレーション性及び耐ストレス・マイグレーション性が向上す る。 【図面の簡単な説明】

した説明図。

[図1] 本発明の第1の実施例による半導体装置の製造 方法における半導体基板の加熱温度の時間的変化を示し た説明図。

【図2】同製造方法により形成されたA1配線層の断面 構造を示した縦断面図。

【図3】同製造方法を用いた場合の製造工程を示した説明図。

【図4】同製造方法と従来の製造方法とを比較した試験 結果を示した説明図。

【図5】本発明の第2の実施例による半導体装置の製造 方法における半導体基板の膜形成速度の時間的変化を示

【図6】同製造方法により形成されたA1配線層の断面 構造を示した縦断面図。

【図7】本発明の第3の実施例による半導体装置の製造 方法における半導体基板の膜形成速度の時間的変化を示 した説明図。

【図8】同製造方法により形成されたA1配線層の斯面 構造を示した縦断面図。

【図9】本発明の第2及び第3の実施例による製造方法 と従来の製造方法とを比較した試験結果を示した説明 図

【図10】本発明の第2の実施例による製造方法において、半導体基板の加熱温度を変えた場合のMTF値の変化を示した説明図。

【図11】コンタクトホールが形成された半導体基板に A1配線層を形成するときの、初期段階における半導体 基板の加熱温度の影響を示した縦断面図。

【図12】コンタクトホールが形成された半導体基板に A1配線層を形成したときの半導体基板の加熱温度の影響を示した緩断面図。

【図13】本発明の第5の実施例による製造方法と従来の製造方法とを比較評価するための下層のA1配線層を示した説明図。

【図14】同実施例又は従来の製造方法で形成された上層のA1配線層を示した説明図。

【図15】同実施例によるA1配線層と従来の製造方法 によるA1配線層の導通を評価した結果を示した説明

【図16】従来の製造方法により形成されたA1配線層 の断面構造を示した縦断面図。

【図17】同製造方法を用いた場合の製造工程を示した 説明図。

【図18】従来の製造方法によりコンタクトホールが形成されている半導体基板上にA1配線層を形成した場合の新面構造を示した縦断面図。

【符号の説明】

11,31,41,50 半導体基板 50 12,32,42,51 シリコン酸化膜

-232-

